

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2001-188688
(P2001-188688A)

(43) 公開日 平成13年7月10日 (2001.7.10)

(51) Int.Cl. ⁷	識別記号	F I	データ* (参考)
G 0 6 F 11/00	3 5 0	C 0 6 F 11/00	3 5 0 E 5 B 0 4 2
11/30	3 0 5	11/30	3 0 5 J

審査請求 未請求 請求項の数 2 O L (全 6 頁)

(21) 出願番号 特願2000-245 (P2000-245)
(22) 出願日 平成12年1月5日 (2000.1.5)


(71) 出願人 000003821
松下電器産業株式会社
大阪府門真市大字門真1006番地
(72) 発明者 山本 有紀
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72) 発明者 多那瀬 寛
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(74) 代理人 10009/445
弁理士 岩橋 文雄 (外2名)
Fターム(参考) 5B042 GA13 JJ13 LA10

(54) 【発明の名称】 暴走検知回路

(57) 【要約】

【課題】 ノイズや電圧の急激な変動などにより、プログラムカウンタの値がデータ化けを起こすと、命令コードのフェッチミスが発生し、CPUが誤った命令コードを処理しながらプログラムが進んでしまう。本発明は、誤った命令コードが処理されたことを検知することを目的とする。

【解決手段】 可変長命令の命令境界となるアドレスを予めアドレス設定レジスタ4に設定しておく。前記設定値とプログラムカウンタ3とを比較器5により常に比較し、プログラムカウンタ3の値が正しい順序通りに変化していることを確認し、プログラムカウンタ3が異常値をとったときには、これを検出することができる。本発明では、分岐・割込み命令を含むプログラムにおいても暴走検知が有効である。



【特許請求の範囲】

【請求項1】 予めデータを格納するための第1の記憶装置と、前記第1の記憶装置の値とプログラムカウンタの値を比較して大小判定および一致検出を行う比較器と、前記大小判定および一致検出結果を格納するための第2、第3の記憶装置と、前記第2、第3の記憶装置の値をデコードするデコーダからなる、マイクロコンピュータの暴走検知回路。

【請求項2】 前記予めデータを格納するための第1の記憶装置を複数個設ける手段を備えた、マイクロコンピュータの暴走検知回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、マイクロコンピュータの誤動作を検知するための機構に関するものである。

【0002】

【従来の技術】 一般に、マイクロコンピュータは、CPUがメモリに格納された命令コードを順序通り実行することで処理が進んでいく。しかし、ノイズや電圧の急激な変動の影響を受けることでプログラムカウンタの異常や命令コードのフェッチミスが発生した場合には、CPUは正しく命令を実行できなくなる。従来の技術では、ウォッチドックタイマによる一定間隔でのCPUの監視や未定義命令の検知により、CPUの誤動作を極力防止してきた。

【0003】

【発明が解決しようとする課題】 可変長命令アーキテクチャを持つマイクロプロセッサがノイズを受けて暴走するメカニズムの一つに、プログラムカウンタの値が異常になる動作がある。プログラムカウンタに異常が起これば、図9に示すように誤った命令境界からデータを取り込んでしまう。ところが、従来のウォッチドックタイマによる一定間隔での暴走検出機構であると、暴走が検出されるまでに時間がかかり、その間CPUは誤動作してしまう。また、未定義命令の検知による暴走検出機構であると、暴走後にフェッチした命令コードが前後の命令コードとの関係に違反していなければこれを検知することができず、CPUは誤った命令を処理しながら動作してしまう。

【0004】 本発明は上記課題を解決するために、誤った命令コードが処理されたことを検知することを目的とする。

【0005】

【課題を解決するための手段】 上記課題を解決するため、本発明では、図10に示すように可変長命令の命令境界となるアドレスを予め設定しておき、プログラムカウンタと常に比較を行う。従って、本発明の実行形態には、前記アドレスを設定するレジスタと、前記アドレスとプログラムカウンタとを比較する比較器とを備える。

また、プログラムカウンタが前記アドレスに対して異常値となった場合、これを検知するためのシフトレジスタとデコーダとを備える。

【0006】

【発明の実施の形態】 (実施の形態1) 以下に本発明の第1の実施の形態について、図1を用いて説明する。図1は本発明の第1の実施の形態における暴走検知回路の構成を示すブロック図である。

【0007】 1はマイクロコンピュータのCPU、2は分岐命令または割込み命令が発生したときにCPU1内で検知される分岐・割込み検知フラグである。3はCPU1内のプログラムカウンタであり、4は予め命令境界アドレスを設定しておくためのアドレス設定レジスタである。比較器5はプログラムカウンタ3とアドレス設定レジスタ4の値を比較する。

【0008】 一致検出フラグ6には、比較器5の比較結果から、プログラムカウンタ3の値とアドレス設定レジスタ4の値が一致したとき '1'、それ以外は '0' が設定される。同様に、大小判定フラグ7には、プログラムカウンタ3の値がアドレス設定レジスタ4の値と一致したときか、大きいとき '1'、それ以外は '0' が設定される。

【0009】 8は一致検出フラグ6をラッチする2ビットシフトレジスタであり、9は大小判定フラグ7をラッチする3ビットシフトレジスタである。3ビットシフトレジスタ9の2ビット目に相当するbp1は、分岐・割込み検知フラグ2によって、CPUが分岐処理や割込み処理を実行する際にセットされる。2ビットシフトレジスタ8の出力信号81、82及び3ビットシフトレジスタ9の出力信号91、92、93はデコーダ10によってデコードされる。デコーダ10は出力信号91、92、93、81、82が '10000' となったとき暴走検知フラグ11を発生する。

【0010】 以下に、図2～図4を参照して、暴走検知のフローを説明する。図2～図4はアドレス設定レジスタ4に命令境界アドレス '53H' (16進数表記)を設定した例であり、CPUの動作状態が図2は分岐の成立や割込みの発生のない状態での正常動作の場合を、図3は異常動作の場合を、図4は分岐命令が成立した場合を示している。

【0011】 (1) 分岐の成立や割込みの発生のない状態での正常動作の場合

CPUが正常に動作している場合について、図2を参照して説明する。このとき、プログラムカウンタ3の値はアドレス設定レジスタ4の設定値に対して、設定値より小さい値、設定値と同じ値、設定値より大きい値の順に変化する。

【0012】 プログラムカウンタ3がアドレス設定レジスタ4の設定値よりも小さい値のときには、大小判定フラグ7および一致検出フラグ6が '0' であり、3ビット

トシフトレジスタ9、2ビットシフトレジスタ8ともに全ビット‘0’である。プログラムカウンタ3の値がアドレス設定レジスタ4の設定値‘53H’と一致したとき、大小判定フラグ7及び一致検出フラグ6が‘1’となり3ビットシフトレジスタ9、2ビットシフトレジスタ8のb p 0に‘1’がラッチされる。プログラムカウンタ3の値がアドレス設定レジスタ4の設定値よりも大きい値になると、大小判定フラグ7は‘1’、一致検出フラグ6は‘0’となり、図2に示すように、3ビットシフトレジスタ9は‘110’、2ビットシフトレジスタ8は‘01’となる。

【0013】従ってこのフローでは、出力信号91、92、93、81、82が‘10000’となることはなく、暴走検知フラグ11はアクティブにはならない。

【0014】(2) 異常動作の場合

CPUに異常動作が発生した場合について、図3を参照して説明する。プログラムカウンタ3がノイズなどにより異常値をとった場合、プログラムカウンタ3の値は、アドレス設定レジスタ4の設定値に一致せず通過してしまう。

【0015】プログラムカウンタ3がアドレス設定レジスタ4の設定値よりも小さい値のときには、大小判定フラグ7及び一致検出フラグ6が‘0’であり、3ビットシフトレジスタ9、2ビットシフトレジスタ8ともに全ビット‘0’である。プログラムカウンタ3の値がアドレス設定レジスタ4の設定値に一致することなく大きい値になると、大小判定フラグ7は‘1’、一致検出フラグ6は‘0’となり、図3に示すように、3ビットシフトレジスタ9は‘100’、2ビットシフトレジスタ8は‘00’となる。

【0016】従ってこのフローでは、プログラムカウンタ3の値がアドレス設定レジスタ4の設定値を通過した直後に、出力信号91、92、93、81、82が‘10000’となり、暴走検知フラグ11がアクティブになることから、異常命令処理による暴走を検知できる。

【0017】(3) 分岐命令が成立した場合

CPUの動作状態に分岐が発生した場合について、図4を参照して説明する。このとき、プログラムカウンタ3の値は、アドレス設定レジスタ4の設定値に一致することなく通過してしまう場合がある。

【0018】プログラムカウンタ3がアドレス設定レジスタ4の設定値よりも小さい値のときには、大小判定フラグ7及び一致検出フラグ6が‘0’であり、3ビットシフトレジスタ9、2ビットシフトレジスタ8ともに全ビット‘0’である。分岐が発生すると、分岐・割込み検知フラグ2により3ビットシフトレジスタ9のb p 1が‘1’にセットされ、プログラムカウンタ3の値がアドレス設定レジスタ4の設定値に一致することなく、大きい値になると、大小判定フラグ7は‘1’、一致検出フラグ6は‘0’となり、図4に示すように、3ビット

シフトレジスタ9は‘101’、2ビットシフトレジスタ8は‘00’となる。

【0019】従ってこのフローでは、出力信号91、92、93、81、82が‘10000’となることはなく、暴走検知フラグ11はアクティブにはならない。割込みが発生した場合でも、同様の処理が行われることは自明である。

【0020】以上(1)、(2)、(3)より、本実施形態では、プログラムカウンタ3が異常値をとると、暴走検知フラグ11がアクティブになることから、暴走検知が可能となる。

【0021】(実施の形態2) 以下に本発明の第2の実施の形態について、図5を用いて説明する。第2の実施の形態は、複数の命令境界アドレスを設定することのできる機構である。図5は本発明の第2の実施の形態における暴走検知回路の構成を示すブロック図である。

【0022】1はマイクロコンピュータのCPUであり、2は分岐命令または割込み命令が発生したときにCPU1内で検知される分岐・割込み検知フラグである。3はCPU1内のプログラムカウンタであり、41～44は予め命令境界アドレスを設定しておくためのアドレス設定レジスタである。アドレス設定レジスタは4個設け、プログラムカウンタ3の最上位2ビットで区別されるメモリ領域ごとに1つの命令境界アドレスを設定するものとする。

【0023】アドレス設定レジスタ41には最上位2ビットが‘00’の命令境界アドレスを、アドレス設定レジスタ42には最上位2ビットが‘01’の命令境界アドレスを、アドレス設定レジスタ43には最上位2ビットが‘10’の命令境界アドレスを、アドレス設定レジスタ44には最上位2ビットが‘11’の命令境界アドレスを設定する。

【0024】セレクト12はプログラムカウンタ3の最上位2ビットが‘00’のときアドレス設定レジスタ41を、‘01’のときアドレス設定レジスタ42を、‘10’のときアドレス設定レジスタ43を‘11’のときアドレス設定レジスタ44を選択することで、プログラムカウンタ3と同じ領域の命令境界アドレス設定値を選択することができる。セレクト変更フラグ13には、セレクト12でのアドレス設定レジスタ41～44の選択が変化したときに‘1’、それ以外は‘0’が設定される。

【0025】比較器5はプログラムカウンタ3とセレクト12の値を比較する。一致検出フラグ6には、比較器5の出力結果から、プログラムカウンタ3の値とセレクト12の値が一致したとき‘1’、それ以外は‘0’が設定される。同様に、大小判定フラグ7には、プログラムカウンタ3の値がセレクト12の値と一致したときか、大きいとき‘1’、それ以外は‘0’が設定される。8は一致検出フラグ6をラッチする2ビットシフト

レジスタであり、9は大小判定フラグをラッチする3ビットシフトレジスタである。3ビットシフトレジスタ9のbp1は分岐・割込み検知フラグ2によって、CPUが分岐処理や割込み処理を実行する際にセットされ、bp0及びbp2はセレクト変更フラグ13によってクリアされる。2ビットシフトレジスタ8の出力信号81、82及び3ビットシフトレジスタ9の出力信号91、92、93はデコーダ10によってデコードされる。デコーダ10は出力信号91、92、93、81、82が‘10000’となったとき暴走検知フラグ11を発生する。

【0026】命令境界アドレスは、プログラムカウンタ3の上位nビットで区別されるメモリ領域ごとに設定できるので、アドレス設定レジスタは2n個設けることも可能である。

【0027】以下に、図6～図8を参照して、暴走検知のフローを説明する。図6～図8は命令境界アドレスとして、アドレス設定レジスタ41に‘072H’、アドレス設定レジスタ42に‘114H’、アドレス設定レジスタ43に‘243H’、アドレス設定レジスタ44に‘330H’を設定した例であり、CPUの動作状態が図6は分岐の成立や割込みの発生のない状態での正常動作の場合を、図7は異常動作の場合を、図8は分岐命令が成立した場合を示している。

【0028】(1) 分岐の成立や割込みの発生のない状態での正常動作の場合

CPUが正常に動作している場合について、図6を参照して説明する。このとき、プログラムカウンタ3の値は、セクタ12の選択値に対して、選択値より小さい値、選択値、選択値より大きい値の順に変化する。

【0029】図6ではプログラムカウンタ3が‘050H’から始まる例を示している。このとき、プログラムカウンタ3の最上位2ビット‘00’により、セクタ12ではアドレス設定レジスタ41が選択されているので、セクタ12の選択値は‘072H’である。プログラムカウンタ3がセクタ12の選択値よりも小さい値のときには、大小判定フラグ7および一致検出フラグ6が‘0’であり、3ビットシフトレジスタ9、2ビットシフトレジスタ8ともに全ビット‘0’である。プログラムカウンタ3の値がセクタ12の選択値‘072H’と一致したとき、大小判定フラグ7及び一致検出フラグ6が‘1’となり3ビットシフトレジスタ9、2ビットシフトレジスタ8のbp0に‘1’がラッチされる。

【0030】プログラムカウンタ3の値がセクタ12の選択値よりも大きい値になると、大小判定フラグ7は‘1’、一致検出フラグ6は‘0’となり、図6に示すように、3ビットシフトレジスタ9は‘110’、2ビットシフトレジスタ8は‘01’となる。

【0031】さらにプログラムが進んで、プログラムカ

ウンタ3の最上位2ビットが‘00’から‘01’に変化するとセレクト変更フラグ13が‘1’にセットされることで、3ビットシフトレジスタ9のbp0及びbp2が‘0’にクリアされ、セクタ12の選択がアドレス設定レジスタ42に変化する。

【0032】従ってこのフローでは、出力信号91、92、93、81、82が‘10000’となることはなく、暴走検知フラグ11はアクティブにはならない。

【0033】(2) 異常動作の場合

CPUに異常動作が発生した場合について、図7を参照して説明する。プログラムカウンタ3がノイズなどにより異常値をとった場合、プログラムカウンタ3の値は、セクタ12の選択値に一致せず通過してしまう。

【0034】図6の正常動作の場合と同様に、プログラムカウンタ3が‘110H’まで進んだとする。この後、プログラムカウンタ3が異常値を取り、セクタ12の選択値‘114H’に一致することなく大きい値になると、大小判定フラグ7は‘1’、一致検出フラグ6は‘0’となり、図7に示すように、3ビットシフトレジスタ9は‘100’、2ビットシフトレジスタ8は‘00’となる。

【0035】従ってこのフローでは、プログラムカウンタ3の値がセクタ12の選択値を通過した直後に、出力信号91、92、93、81、82が‘10000’となり、暴走検知フラグ11がアクティブになり、異常命令処理による暴走を検知できる。

【0036】(3) 分岐命令が成立した場合

CPUの動作状態に分岐が発生した場合について、図8を参照して説明する。このとき、プログラムカウンタ3の値は、セクタ12の選択値に一致することなく通過してしまう場合がある。

【0037】図6の正常動作の場合と同様に、プログラムカウンタ3が‘081H’まで進んだとする。この後、分岐が発生すると、プログラムカウンタ3の最上位2ビットが‘00’から‘10’に変化するとセレクト変更フラグ13が‘1’にセットされることで、3ビットシフトレジスタ9のbp0及びbp2が‘0’にクリアされ、さらに、分岐・割込み検知フラグ2により、bp1が‘1’にセットされる。また、セクタ12の選択がアドレス設定レジスタ43に変化する。この分岐により、プログラムカウンタ3の値がセクタ12の選択値に一致することなく、大きい値になると、大小判定フラグ7は‘1’、一致検出フラグ6は‘0’となり、図8に示すように、3ビットシフトレジスタ9は‘101’、2ビットシフトレジスタ8は‘00’となる。

【0038】従ってこのフローでは、出力信号91、92、93、81、82が‘10000’となることはなく、暴走検知フラグ11はアクティブにはならない。割込みが発生した場合でも、同様の処理が行われることは自明である。

【0039】以上(1)、(2)、(3)より、本実施形態では、アドレス設定レジスタを複数個設けることで、精度の良い暴走検知が可能となる。

【0040】

【発明の効果】以上の実施の形態から分かるように本発明によれば、ノイズや、急激な電圧変動などにより、プログラムカウンタが異常値をとったとき、暴走検知を行うことができるので、CPUの誤動作を防止することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態における暴走検知回路の構成を示すブロック図

【図2】本発明の第1の実施の形態における暴走検知回路の動作フローの一例(分岐の成立や割込みの発生のない状態での正常動作の場合)を示す図

【図3】本発明の第1の実施の形態における暴走検知回路の動作フローの一例(異常動作の場合)を示す図

【図4】本発明の第1の実施の形態における暴走検知回路の動作フローの一例(分岐命令が成立した場合)を示す図

【図5】本発明の第2の実施の形態における暴走検知回路の構成を示すブロック図

【図6】本発明の第2の実施の形態における暴走検知回路の動作フローの一例(分岐の成立や割込みの発生のない状態での正常動作の場合)を示す図

【図7】本発明の第2の実施の形態における暴走検知回路の動作フローの一例(異常動作の場合)を示す図

【図8】本発明の第2の実施の形態における暴走検知回路の動作フローの一例(分岐命令が成立した場合)を示す図

す図


【図9】プログラムカウンタ異常による異常命令処理の例を示す図

【図10】本発明のプログラムカウンタ異常による暴走検知の概念図

【符号の説明】

- 1 CPU
- 2 分岐・割込み検知フラグ
- 3 プログラムカウンタ
- 4 アドレス設定レジスタ
- 5 比較器
- 6 一致検出フラグ
- 7 大小判定フラグ
- 8 2ビットシフトレジスタ
- 9 3ビットシフトレジスタ
- 10 デコーダ
- 11 暴走検知フラグ
- 12 セレクタ
- 13 セレクト変更フラグ
- 41 アドレス設定レジスタ
- 42 アドレス設定レジスタ
- 43 アドレス設定レジスタ
- 44 アドレス設定レジスタ
- 81 2ビットシフトレジスタ8出力信号
- 82 2ビットシフトレジスタ8出力信号
- 91 3ビットシフトレジスタ9出力信号
- 92 3ビットシフトレジスタ9出力信号
- 93 3ビットシフトレジスタ9出力信号

【図1】



【図2】

分岐の成立や割込みの発生のない状態での正常動作の場合

アドレス設定レジスタ4=53H

プログラムカウンタ3	2ビットシフトレジスタ8 (大小判定) bp0 bp1 bp2	2ビットシフトレジスタ8 (一致検出) bp0 bp1
50H	0 0 0	0 0
52H	0 0 0	0 0
53H	1 0 0	1 0
56H	1 1 0	0 1
58H	1 1 1	0 0

【図3】

異常動作の場合

アドレス設定レジスタ4=53H

プログラムカウンタ3	2ビットシフトレジスタ8 (大小判定) bp0 bp1 bp2	2ビットシフトレジスタ8 (一致検出) bp0 bp1
50H	0 0 0	0 0
51H	0 0 0	0 0
52H	0 0 0	0 0
53H	1 0 0	0 0
54H	1 0 0	0 0
57H	1 1 0	0 0


【図4】

分岐命令が成立した場合

アドレス設定レジスタ4=53H

プログラムカウンタ3	2ビットシフトレジスタ8 (大小判定) bp0 bp1 bp2	2ビットシフトレジスタ8 (一致検出) bp0 bp1
50H	0 0 0	0 0
分岐	0 1 0	0 0
50H	1 0 1	0 0
52H	1 1 0	0 0
54H	1 1 1	0 0

【図9】



メモリ内のプログラム CPU実行プログラム

NOTICES *

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1]A comparator which compares the 1st memory storage for storing data beforehand, and a value of said 1st memory storage with a value of a program counter, and performs a size judgment and coincidence detection, A reckless-run detecting circuit of a microcomputer which consists of a decoder which decodes a value of the 2nd and 3rd memory storage for storing said size judgment and coincidence detecting results, and said 2nd and 3rd memory storage.

[Claim 2]A reckless-run detecting circuit of a microcomputer provided with a means to form two or more 1st memory storage for [said] storing data beforehand.

[Translation done.]

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention]This invention relates to the mechanism for detecting malfunction of a microcomputer.

[0002]

[Description of the Prior Art]Generally, processing follows the microcomputer because CPU executes the instruction code stored in the memory as an order. When the fetch mistake of the abnormalities of a program counter or an instruction code occurs by being influenced by rapid change of a noise or voltage, it becomes impossible however, for CPU to execute a command correctly. In the Prior art, malfunction of CPU has been prevented as much as possible by the surveillance of CPU in a constant interval and the detection of an undefined instruction by a watchdog timer.

[0003]

[Problem(s) to be Solved by the Invention]One of the mechanisms in which a microprocessor with the variable length instruction architecture runs recklessly in response to a noise has the operation to which the value of a program counter becomes unusual. If abnormalities arise in a program counter, data will be taken in from the command boundary mistaken as shown in drawing 9. However, by the time a reckless run is detected as it is a reckless-run detecting mechanism in the constant interval by the conventional watchdog timer, time will be taken, and CPU will malfunction in the meantime. If the instruction code fetched after the reckless run as it is a reckless-run detecting mechanism by detection of an undefined instruction is not against a relation with the instruction code of order, this is undetectable, and the CPU will operate, processing the mistaken command.

[0004]An object of this invention is to detect that the mistaken instruction code was processed in order to solve an aforementioned problem.

[0005]

[Means for Solving the Problem]In order to solve an aforementioned problem, in this invention, as shown in drawing 10, an address used as a command boundary of a variable length instruction is set up beforehand, and it always compares with a program counter. Therefore, an execution gestalt of this invention is equipped with a comparator which compares with said address and a program counter a register which sets up said address. When a program counter becomes an abnormal value to said address, it has a shift register and a decoder for detecting this.

[0006]

[Embodiment of the Invention](Embodiment 1) Drawing 1 is used and explained about a 1st embodiment of this invention below. Drawing 1 is a block diagram showing the composition of the reckless-run detecting circuit in a 1st embodiment of this invention.

[0007]When CPU of a microcomputer generates 1 and a branch instruction or an interrupt instruction generates two, it is branching / interruption detection flag detected within CPU1. 3 is a program counter in CPU1 and 4 is an address selection register for setting up the command boundary address beforehand. The comparator 5 compares the value of the program counter 3 and the address selection register 4.

[0008]From the comparison result of the comparator 5, when the value of the program counter 3 and the value of the address selection register 4 are in agreement, '0' is set to the coincidence detection flag 6 '1' and except it. Similarly, when the value of the program counter 3 is in agreement with the value of the address selection register 4, when large, '0' is set to the size judgment flag 7 '1' and except it.

[0009]8 is two bit shift registers which latch the coincidence detection flag 6, and 9 is three bit shift registers which latch a size judgment flag. By branching / interruption detection flag 2, bp1 equivalent to the 2nd bit of the three bit shift registers 9 is set, when CPU performs a branching process and interrupt processing. The output signals 81 and 82 of the two bit shift registers 8 and the output signals 91, 92, and 93 of the three bit shift registers 9 are decoded by the decoder 10. The decoder 10 generates the reckless-run detection flag 11, when the output signals 91, 92, 93, 81, and 82 become '10000'.

[0010]Below, the flow of reckless-run detection is explained with reference to drawing 2 - drawing 4. Drawing 2 - drawing 4 are the examples which set the command boundary address '53H' (hexadecimal number notation) as the address selection register 4, and, as for drawing 4, drawing 3 shows the case where a branch instruction is materialized [case / of the normal operation in the state where drawing 2 does not have / the operating state of CPU / generating of formation of branching, or interruption] in the case of abnormal operation.

[0011](1) Explain the case where the CPU is operating normally in the case of the normal operation in the state where there is no generating of formation of branching or interruption, with reference to drawing 2. At this time, the value of the program counter 3 changes to the preset value of the address selection register 4 in order of a larger value than a value smaller than a preset value, the same value as a preset value, and a preset value.

[0012]At the time of the value in which the program counter 3 is smaller than the preset value of the address selection register 4, the size judgment flag 7 and the coincidence detection flag 6 are '0', and the three bit shift registers 9 and both the bit shift registers 8 are all the bits '0'. When the value of the program counter 3 is in agreement with preset value '53H' of the address selection register 4, the size judgment flag 7 and the coincidence detection flag 6 become '1', and '1' is latched to bp0 of the three bit shift registers 9 and the two bit shift registers 8. If the value of the program counter 3 turns into a larger value than the preset value of the address selection register 4, the size judgment flag 7 will turn into '1' and the coincidence detection flag 6 '0', and as shown in drawing 2, the three bit shift registers 9 will turn into '110' and the

two bit shift registers 8'01'.

[0013]Therefore, in this flow, the output signals 91, 92, 93, 81, and 82 do not become '10000', and the reckless-run detection flag 11 does not become active.

[0014](2) Explain the case where abnormal operation occurs in CPU in the case of abnormal operation, with reference to drawing 3. When the program counter 3 takes an abnormal value by a noise etc., to the preset value of the address selection register 4, the value of the program counter 3 will not be in agreement, and will be passed.

[0015]At the time of the value in which the program counter 3 is smaller than the preset value of the address selection register 4, the size judgment flag 7 and the coincidence detection flag 6 are '0', and the three bit shift registers 9 and both the bit shift registers 8 are all the bits '0'. If it becomes a large value, without the value of the program counter 3 being in agreement with the preset value of the address selection register 4, the size judgment flag 7 will turn into '1' and the coincidence detection flag 6'0', and as shown in drawing 3, the three bit shift registers 9 will turn into '100' and the two bit shift registers 8'00'.

[0016]Therefore, in this flow, since the output signals 91, 92, 93, 81, and 82 become '10000' and the reckless-run detection flag 11 becomes active immediately after the value of the program counter 3 passes the preset value of the address selection register 4, a reckless run by unusual instruction processing is detectable.

[0017](3) When a branch instruction is materialized, explain the case where branching occurs in the operating state of CPU, with reference to drawing 4. The value of the program counter 3 may be passed at this time, without being in agreement with the preset value of the address selection register 4.

[0018]At the time of the value in which the program counter 3 is smaller than the preset value of the address selection register 4, the size judgment flag 7 and the coincidence detection flag 6 are '0', and the three bit shift registers 9 and both the bit shift registers 8 are all the bits '0'. If it becomes a large value, without setting bp1 of the three bit shift registers 9 to '1' by branching / interruption detection flag 2, and the value of the program counter 3 being in agreement with the preset value of the address selection register 4, if branching occurs, The size judgment flag 7 turns into '1' and the coincidence detection flag 6'0', and as shown in drawing 4, the three bit shift registers 9 turn into '101' and the two bit shift registers 8'00'.

[0019]Therefore, in this flow, the output signals 91, 92, 93, 81, and 82 do not become '10000', and the reckless-run detection flag 11 does not become active. Even when an interrupt occurs, it is obvious that same processing is performed.

[0020]Above, from (1), (2), and (3), by this embodiment, if the program counter 3 takes an abnormal value, since the reckless-run detection flag 11 becomes active, reckless-run detection will be attained.

[0021](Embodiment 2) Drawing 5 is used and explained about a 2nd embodiment of this invention below. A 2nd embodiment is a mechanism in which two or more command boundary addresses can be set up. Drawing 5 is a block diagram showing the composition of the reckless-run detecting circuit in a 2nd embodiment of this invention.

[0022]1 is CPU of a microcomputer, and 2 is branching / interruption detection flag detected within CPU1, when a branch instruction or an interrupt instruction occurs. 3 is a program counter in CPU1 and 41-44 are the address selection registers for setting up the command boundary address beforehand. Four address selection registers shall be provided and one command boundary address shall be set up for every memory area distinguished by 2 bits of top of the program counter 3.

[0023]2 bits of top to the address selection register 41 the command boundary address of '00', the address selection register 42 -- 2 bits of top -- the command boundary address of '01' -- the command boundary address of '10' is set to the address selection register 43, and, in 2 bits of top, 2 bits of top set the command boundary address of '11' to the address selection register 44.

[0024]When 2 bits of top of the program counter 3 are '00', the selector 12 the address selection register 41, The command boundary address preset value of the same field as the program counter 3 can be chosen by choosing [the address selection register 42] the address selection register 44 for the address selection register 43 at the time of '11' at the time of '10' at the time of '01'. When selection of the address selection registers 41-44 in the selector 12 changes, '0' is set to the selection change flag 13 '1' and except it.

[0025]The comparator 5 compares the value of the program counter 3 and the selector 12. From the output of the comparator 5, when the value of the program counter 3 and the value of the selector 12 are in agreement, '0' is set to the coincidence detection flag 6 '1' and except it. Similarly, when the value of the program counter 3 is in agreement with the value of the selector 12, when large, '0' is set to the size judgment flag 7 '1' and except it. 8 is two bit shift registers which latch the coincidence detection flag 6, and 9 is three bit shift registers which latch a size judgment flag. By branching / interruption detection flag 2, bp1 of the three bit shift registers 9 is set, when CPU performs a branching process and interrupt processing, and bp0 and bp2 are cleared by the selection change flag 13. The output signals 81 and 82 of the two bit shift registers 8 and the output signals 91, 92, and 93 of the three bit shift registers 9 are decoded by the decoder 10. The decoder 10 generates the reckless-run detection flag 11, when the output signals 91, 92, 93, 81, and 82 become '10000'.

[0026]Since a command boundary address can be set up for every memory area distinguished at top n bits of the program counter 3, n address selection 2 registers can also be provided.

[0027]Below, the flow of reckless-run detection is explained with reference to drawing 6 - drawing 8. Drawing 6 - drawing 8 to the address selection register 41 as a command boundary address '072H', To the address selection register 42 at '114H' and the address selection register 43 '243H', It is the example which set '330H' as the address selection register 44, and, as for drawing 8, drawing 7 shows the case where a branch instruction is materialized [case / of the normal operation in the state where drawing 6 does not have / the operating state of CPU / generating of formation of branching, or interruption] in the case of abnormal operation.

[0028](1) Explain the case where the CPU is operating normally in the case of the normal operation in the state where there is no generating of formation of branching or interruption, with reference to drawing 6. At this time, the value of the program counter 3 changes to the selection value of the selector 12 in order of a larger value than a value smaller than a selection value, a selection value, and a selection value.

[0029]By drawing 6, the program counter 3 shows the example which begins from '050H'. Since the address selection register 41 is chosen by 2 bits of top '00' of the program counter 3 by the selector 12 at this time, the selection value of the selector 12 is '072H'. At the time of the value in which the program counter 3 is smaller than the selection value of the selector 12, the size judgment flag 7 and the coincidence detection flag 6 are '0', and the three bit shift registers 9 and both the bit shift registers 8 are all the bits '0'. When the value of the program counter 3 is in agreement with selection value '072H' of the selector 12, the size judgment flag 7 and the coincidence detection flag 6 become '1', and '1' is latched to bp0 of the three bit shift registers 9 and the two bit shift registers 8.

[0030]If the value of the program counter 3 turns into a larger value than the selection value of the selector 12, the size judgment flag 7 will turn into '1' and the coincidence detection flag 6 '0', and as shown in drawing 6, the three bit shift registers 9 will turn into '110' and the two bit shift registers 8 '01'.

[0031]By the selection change flag 13 being set to '1', if a program furthermore progresses and 2 bits of top of the program counter 3 change from '00' to '01'. bp0 and bp2 of the three bit shift registers 9 are cleared by '0', and selection of the selector 12 changes to the address selection register 42.

[0032]Therefore, in this flow, the output signals 91, 92, 93, 81, and 82 do not become '10000', and the reckless-run detection flag 11 does not become active.

[0033](2) Explain the case where abnormal operation occurs in CPU in the case of abnormal operation, with reference to drawing 7. When the program counter 3 takes an abnormal value by a noise etc., to the selection value of the selector 12, the value of the program counter 3 will not be in agreement, and will be passed.

[0034]The program counter 3 presupposes that it progressed to '110H' like the case of the normal operation of drawing 6. Then, when it becomes a large value, without the program counter's 3 taking an abnormal value and being in agreement with the selection value '114H' of the selector 12, as the size judgment flag 7 turns into '1' and the coincidence detection flag 6'0' and it is shown in drawing 7, The three bit shift registers 9 turn into '100' and the two bit shift registers 8'00'.

[0035]Therefore, in this flow, immediately after the value of the program counter 3 passes the selection value of the selector 12, the output signals 91, 92, 93, 81, and 82 become '10000', the reckless-run detection flag 11 becomes active, and a reckless run by unusual instruction processing can be detected.

[0036](3) When a branch instruction is materialized, explain the case where branching occurs in the operating state of CPU, with reference to drawing 8. The value of the program counter 3 may be passed at this time, without being in agreement with the selection value of the selector 12.

[0037]The program counter 3 presupposes that it progressed to '081H' like the case of the normal operation of drawing 6. By then, the thing for which the selection change flag 13 will be set to '1' if branching occurs, and 2 bits of top of the program counter 3 change to '10' from '00'. bp0 and bp2 of the three bit shift registers 9 are cleared by '0', and bp1 is further set to '1' by branching / interruption detection flag 2. Selection of the selector 12 changes to the address selection register 43. When it becomes a large value by this branching, without the value of the program counter 3 being in agreement with the selection value of the selector 12, as the size judgment flag 7 turns into '1' and the coincidence detection flag 6'0' and it is shown in drawing 8, the three bit shift registers 9 -- '101' and the two bit shift registers 8'00 -- ' -- it becomes.

[0038]Therefore, in this flow, the output signals 91, 92, 93, 81, and 82 do not become '10000', and the reckless-run detection flag 11 does not become active. Even when an interrupt occurs, it is obvious that same processing is performed.

[0039]Accurate reckless-run detection is attained by providing two or more address selection registers from (1), (2), and (3) above at this embodiment.

[0040]

[Effect of the Invention]Since reckless-run detection can be performed according to this invention when a program counter takes an abnormal value by the noise, a rapid voltage variation, etc. so that an above embodiment may show, malfunction of CPU can be prevented.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1]The block diagram showing the composition of the reckless-run detecting circuit in a 1st embodiment of this invention

[Drawing 2]The figure showing an example (in the case of the normal operation in the state where there is no generating of formation of branching or interruption) of the operation flow of the reckless-run detecting circuit in a 1st embodiment of this invention

[Drawing 3]The figure showing an example (in the case of abnormal operation) of the operation flow of the reckless-run detecting circuit in a 1st embodiment of this invention

[Drawing 4]The figure showing an example of the operation flow of the reckless-run detecting circuit in a 1st embodiment of this invention (when a branch instruction is

materialized)

[Drawing 5]The block diagram showing the composition of the reckless-run detecting circuit in a 2nd embodiment of this invention

[Drawing 6]The figure showing an example (in the case of the normal operation in the state where there is no generating of formation of branching or interruption) of the operation flow of the reckless-run detecting circuit in a 2nd embodiment of this invention

[Drawing 7]The figure showing an example (in the case of abnormal operation) of the operation flow of the reckless-run detecting circuit in a 2nd embodiment of this invention

[Drawing 8]The figure showing an example of the operation flow of the reckless-run detecting circuit in a 2nd embodiment of this invention (when a branch instruction is materialized)

[Drawing 9]The figure showing the example of unusual instruction processing depended unusually [a program counter]

[Drawing 10]The key map of reckless-run detection twisted unusually [the program counter of this invention]

[Description of Notations]

1 CPU

2 Branching / interruption detection flag

3 Program counter

4 Address selection register

5 Comparator

6 Coincidence detection flag

7 Size judgment flag

8 Two bit shift registers

9 Three bit shift registers

10 Decoder

11 Reckless-run detection flag

12 Selector

13 Selection change flag

41 Address selection register

42 Address selection register

43 Address selection register

44 Address selection register

81 2 bit-shift-register 8 output signal

82 2 bit-shift-register 8 output signal